All in one vscode plugin for HDL development

Implement a bitonic sorting network on FPGA

同文安卓輸入法平臺3.x/Android-rime/Rime Input Method Engine for Android

这是一个Android系统TTS应用，内置微软演示接口，可自定义HTTP请求，可导入其他本地TTS引擎，以及根据中文双引号的简单旁白/对话识别朗读 ，还有自动重试，备用配置，文本替换等更多功能。

Verilog Ethernet components for FPGA implementation

DPI Aware mouse move across screens

A Verilog implementation of DisplayPort protocol for FPGAs

帮助大家进行FPGA的入门，分享FPGA相关的优秀文章，优秀项目

在vscode上的数字设计开发插件

聪明方法学Python，简明且系统的 Python 入门教程。

研究生阶段的一些文章（技术、思考、读书笔记、日常琐事等）

研究生阶段的一些文章（技术、思考、读书笔记、日常琐事等）

Python Productivity for ZYNQ

The USRP™ Hardware Driver FPGA Repository