Verilogを勉強しています．めっちゃ難しい．
今までのプログラミング経験とアルゴリズム脳がが全く役に立たないので本当に0からという感じです．
テストベンチ作ってシミュレーションと，Zybo実機で動くものをいろいろ作っています．
まずは画像データを読み込んでVGA出力することを目標と定めました．
- Zybo-10
- Vivado 2018.3
-
Notifications
You must be signed in to change notification settings - Fork 0
fumimaker/Zybo
This commit does not belong to any branch on this repository, and may belong to a fork outside of the repository.
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
はじめてのべりろぐ
Resources
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published